CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - cpu design

搜索资源列表

  1. CPU

    0下载:
  2. 哈尔滨工业大学,计算机专业,计算机设计与实践课程,CPU设计-Harbin Institute of Technology, computer professional, computer design and practical courses, CPU design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-30
    • 文件大小:6273846
    • 提供者:Advanced
  1. cpu-risc

    0下载:
  2. wb_switch,cpu设计,精简指令cup设计-wb_switch,opencore,risc cpu design。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-30
    • 文件大小:37367
    • 提供者:浮萍
  1. Eight-cpu-design

    0下载:
  2. 单元电路的设计和元器件的选择 运算部件的设计 寄存器组的设计 指令寄存器的设计 程序计数器电路的设计 地址寄存器电路的设计 数据寄存器的设计 时序系统的设计 程序存储器的设计 输出寄存器的设计 微指令译码器的设计 微程序控制电路的设计 系统电路总图及原理 -Microinstruction translation of the design of the output re
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-10
    • 文件大小:492579
    • 提供者:直树
  1. lab-1-ALU-design-with-Verilog-HDL

    0下载:
  2. cpu设计的运算器部分verilog代码,实验资料,包括原理和代码,在modelsim仿真通过-CPU design arithmetic unit part of the verilog code, experimental data, including the principle and code, through the modelsim simulation
  3. 所属分类:Project Design

    • 发布日期:2017-11-07
    • 文件大小:19554
    • 提供者:张明明
  1. lab-4-cpu-design-with-Verilog-HDL

    0下载:
  2. 用veriloghdl 编写的cpu代码,modusim仿真通过,包括原理图和代码,以实验报告形式写出-CPU code, written in veriloghdl modusim simulation through, including the principle diagram and code, in the form of a lab report write
  3. 所属分类:Project Design

    • 发布日期:2017-11-11
    • 文件大小:22495
    • 提供者:张明明
  1. CPU

    1下载:
  2. 东南大学VHDL课程CPU设计 Verilog语言-Southeast University, CPU design Verilog language VHDL course
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-28
    • 文件大小:517848
    • 提供者:yu
  1. CPU

    0下载:
  2. 16位单周期CPU设计 重庆大学 计算机组成原理项目-16 single-cycle CPU design Chongqing University of Computer Composition Principle Project
  3. 所属分类:SCM

    • 发布日期:2017-05-02
    • 文件大小:665985
    • 提供者:吴霞
  1. cpu

    0下载:
  2. 8位实验CPU设计利用设计好的指令系统,编写汇编代码,以便测试所有设计的指令及指令涉及的相关功能。设计好测试用的汇编代码后,然后利用Quartus II软件附带的DebugController,编写汇编编译规则。接着,利用DebugController软件把汇编编译之后的二进制代码置入到所采用的存储器中,并对设计好的8位CPU进行测试。-Eight experiments designed CPU design using the instruction set, write assembly
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3375111
    • 提供者:Bingo
  1. cpu

    0下载:
  2. 16位实验CPU设计——设计16位的ALU,实现9种运算:逻辑运算(与、或、非、异或)4种、算术运算(加、减、自加、自减)4种以及传送操作1种;-16 Experimental CPU design
  3. 所属分类:Other systems

    • 发布日期:2017-04-24
    • 文件大小:11239
    • 提供者:jh
  1. CPU

    0下载:
  2. 4位精简指令集的cpu设计,是数字电路与逻辑的课程设计,对于学习微处理器和数字电路的同学还是很有帮助的-4 RISC cpu design, digital circuit and logic of curriculum design, microprocessors and digital circuits for learning or helpful for students
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:4037852
    • 提供者:lu
  1. CPU

    0下载:
  2. 经典的CPU设计,内部有详细的资料和设计方案,与PCI8位单片机指令兼容-Classic CPU design, detailed information and internal design, compatible with PCI8 bit microcontroller instruction
  3. 所属分类:Other systems

    • 发布日期:2017-05-09
    • 文件大小:1862145
    • 提供者:HUAJUN
  1. cpu

    0下载:
  2. 简单的8位CPU设计,并具有5级流水和各冲突检测及相关处理-Simple 8-bit CPU design, and each has five water and conflict detection and related treatment
  3. 所属分类:Other systems

    • 发布日期:2017-05-02
    • 文件大小:835243
    • 提供者:zhangxinrui
  1. CPU

    0下载:
  2. 组成原理课设,简单CPU微处理器指令系统设计。-CPU design
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-04-17
    • 文件大小:306443
    • 提供者:susie
  1. CPU

    0下载:
  2. 简易CPU设计 利用VHDL编写。包含一个可以用于检验的LPM-RAM-DQ-CPU-design VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:297099
    • 提供者:lxd
  1. cpu

    0下载:
  2. 基于VHDL的简易CPU设计,可以实现加、减、乘三种运算,模拟CPU的运算过程通过指令实现运算-Simple CPU design based on VHDL, three operation can realize add, subtract, multiply, simulation of the CPU operation process operation was achieved by instruction
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1116741
    • 提供者:llx
  1. CPU

    0下载:
  2. 我是2014级复旦的研究生。这是一个8位的CPU设计VHDL实现。本CPU基于RISC架构,实现了cpu的基本功能如:加减乘除运算,跳转等。此外,里面有一个17位的ROM区,是存储指令的。你可以写出一段17位的指令代码,并放入ROM区,该CPU即可自动运行出结果。压缩包里是源代码和我们当时的设计要求。本源代码的最后调试时在地址0 17是放入的斐波纳契数字(Fibonacci Numbers)指令。通过modelsim仿真即可看到结果。-I am a 2014 graduate of Fudan
  3. 所属分类:software engineering

    • 发布日期:2017-04-05
    • 文件大小:520165
    • 提供者:ljt
  1. cpu-7-verilog

    0下载:
  2. 多周期cpu设计asadsdddasd-multi cpu design
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-04-12
    • 文件大小:1427
    • 提供者:李杰
  1. 8bit-cpu

    0下载:
  2. VHDL由简单存储器,计数器等搭建最终实现8位的cpu设计-VHDL realization 8 of cpu design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:13276
    • 提供者:ZY
  1. cpu

    0下载:
  2. CPU设计,本科大作业,主要是CPU的工作原理及与打印机相结合-CPU design
  3. 所属分类:Other systems

    • 发布日期:2017-06-01
    • 文件大小:13431595
    • 提供者:江浩
  1. cpu.step2

    1下载:
  2. Logisim开发简单CPU的一个实例,供大家参考学习。-A example of CPU design with Logisim
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-05-22
    • 文件大小:6421762
    • 提供者:曲忠琪
« 1 2 3 4 56 7 8 9 10 ... 31 »
搜珍网 www.dssz.com